面向 FPGA 設(shè)計(jì)人員的精密時(shí)序解決方案

來(lái)源：億金電子查看手機(jī)網(wǎng)址

掃一掃!

掃一掃!

瀏覽：- 發(fā)布日期：2024-12-03 13:49:22【大中小】

分享到：

FPGA 的精確時(shí)序
面向 FPGA 設(shè)計(jì)人員的精密時(shí)序解決方案關(guān)鍵考慮因素FPGA 已經(jīng)遠(yuǎn)遠(yuǎn)超越了由邏輯和觸發(fā)器組成的原始內(nèi)核架構(gòu)，周圍環(huán)繞著通用 I/O。該結(jié)構(gòu)已升級(jí)為嵌入式存儲(chǔ)器、DSP 模塊、AI 處理器，所有這些都通過(guò)片上網(wǎng)絡(luò)連接。除了升級(jí)的結(jié)構(gòu)外，F(xiàn)PGA 現(xiàn)在還配備了多核處理器。I/O 環(huán)還升級(jí)了一系列硬核 IP 塊和高速 SerDes，以支持多種接口，如千兆以太網(wǎng)、PCIe、DRR 內(nèi)存等。當(dāng)今的現(xiàn)代 FPGA 已成為具有復(fù)雜時(shí)鐘要求的可編程 SoC。

FPGA 代表一個(gè)復(fù)雜的時(shí)鐘環(huán)境
隨著 FPGAs 功能的增加，clocking 需求的復(fù)雜性也隨之增加。因此， FPGA 供應(yīng)商添加了幾個(gè) built-in PLLs 和 clock management 功能。這種功能的增加反映在所需時(shí)鐘源的增加上：
1、嵌入式 PLL 的多個(gè)參考時(shí)鐘
2、每個(gè) I/O bank 參考時(shí)鐘
3、用戶邏輯的時(shí)鐘
4、用于實(shí)時(shí)時(shí)鐘、配置控制器等功能的各種支持時(shí)鐘源。

對(duì)于基于 SRAM的 FPGA，可能需要額外的 external logic 來(lái)控制配置。通常使用較小的 CPU 和 flash memory，需要自己的 clock source。這些 FPGAs 和支持 configuration logic 并不孤立地存在于電路板上。例如，可以找到與 FPGA 結(jié)合使用的高端 CPU，F(xiàn)PGA 充當(dāng) CPU 的硬件加速器。通常可以在電路板上找到其他設(shè)備，如收發(fā)器、DRAM 和其他 ASSP。所有這些器件都有自己的 clocking 要求，共同創(chuàng)建了一個(gè)復(fù)雜的 clocking 環(huán)境。設(shè)計(jì)人員需要一個(gè)能夠提供從石英振蕩器到時(shí)鐘管理器件的一系列時(shí)鐘解決方案的供應(yīng)商。

FPGA 無(wú)處不在
FPGA 時(shí)鐘晶振是一種小眾產(chǎn)品，無(wú)處不在，從機(jī)頂盒到 GPS 制導(dǎo)彈藥，從海底到太空 - 任何需要定制解決方案的地方。但是，定制 ASIC 的成本高昂（從 NRE 的角度來(lái)看），或者無(wú)法滿足上市時(shí)間需求。因此，F(xiàn)PGA 設(shè)計(jì)人員需要一家供應(yīng)商，其產(chǎn)品線支持從辦公室的良性條件到溫度范圍寬、振動(dòng)和壓力大的惡劣環(huán)境。

為什么選擇 SiTime 晶振定時(shí)解決方案
一、在惡劣環(huán)境中更堅(jiān)固
1、抗振性提高 4 倍 — 典型值為 0.1 ppb/g
2、抗沖擊能力提高 20 倍
二、在較寬的溫度范圍內(nèi)具有更好的穩(wěn)定性
1、工作溫度高達(dá) -55 至 +125°C
2、耐氣流和熱沖擊 — 1 ppb/°C
三、高可靠性
1、質(zhì)量和可靠性提高 50 倍
2、終身保修
四、可編程性，設(shè)計(jì)靈活
1、任何頻率，任何穩(wěn)定性，寬范圍內(nèi)的任何電壓
2、一次認(rèn)證多個(gè)部件獨(dú)特的功能
3、EMI降低 - 降低30分貝
4、低功耗，電池壽命更長(zhǎng)
5、100 kHz時(shí)為4.5 μA
6、更小的尺寸 - 1.5 mm x 0.8 mm封裝