Skyworks Crystal公司采用第4代DSPLL技術的新型振蕩器產品可解決25/40/50/100/400Gbps時序挑戰(zhàn)。隨著通信和數據中心應用向更高數據速率過渡，以支持快速增長的互聯網流量需求，SerDes參考時鐘性能變得越來越重要。如果參考時鐘抖動過大，則會導致無法接受的系統誤碼率(BER)過高，導致業(yè)務丟失或系統通信丟失。此外，56G PAM4物理、100G/200G/400G以太網和100G/400G OTN需要不同的頻率混合，進一步增加了時序復雜性。高速通信和數據中心定時要求skyworks最新的Si54x Ultra系列振蕩器產品是專為這些苛刻的高速通信和數據中心應用而設計的。這些高性能振蕩器提供任意頻率合成，80 fs RMS的超低抖動，并提供標準的小尺寸振蕩器足跡。通過提供一流的抖動裕度和頻率靈活性，我們的Ultra系列使硬件設計人員可以輕松地自信設計和降低產品開發(fā)的風險。

圖中顯示了使用Skyworks專有的第四代DSPLL架構的另一種方法。DSPLL技術采用內環(huán)和外環(huán)的雙環(huán)鎖相環(huán)結構，實現低帶寬抖動衰減鎖相環(huán)。內環(huán)作為外環(huán)的數字控制振蕩器(DCO)工作。內環(huán)是基于低相位噪聲15GHz模擬lc振蕩器的寬帶鎖相環(huán)。振蕩器不是使用模擬電路控制VCO，而是使用高分辨率的分頻- n反饋分壓器進行數字控制。壓裂- n反饋分壓器以精確的步驟進行調制，使整個內環(huán)作為DCO運行。lc振蕩器提供寬調諧范圍，使內環(huán)鎖相環(huán)能夠在寬頻率范圍內工作。一個低成本的基模，不可拉晶體被用作內環(huán)參考。環(huán)路濾波功能是數字化實現的，不需要分立元件。DSPLL外環(huán)執(zhí)行三個功能:與外部提供的參考時鐘同步，抖動衰減和時鐘倍增。由于內環(huán)是數字控制的，DSPLL外環(huán)可以類似地使用高度數字化的架構來實現。DSPLL外環(huán)濾波器完全在片上實現，采用先進的模數轉換器(ADC)和數字信號處理(DSP)架構，簡化了印刷電路板(PCB)的布局和設計，并最大限度地提高了對板級噪聲的抗擾性。這種架構的另一個好處是用戶可編程的關鍵鎖相環(huán)參數，如鎖相環(huán)帶寬。該架構的有效頻率調諧分辨率為萬億分之一(ppt)，可實現非常精確的鎖相環(huán)控制。DSPLL架構的另一個好處是不需要更改物料清單(BOM)來支持不同的輸入和輸出頻率以及環(huán)路帶寬。

圖提供了Skyworks新Ultra系列第四代DSPLL架構的高級概述。不同于傳統振蕩器方法需要復雜的批量制造工藝和不同頻率的不同晶體，Si54x架構結合了簡單，高質量的固定頻率晶體和Skyworks的最新一代DSPLL來產生任何頻率。在輸出測試期間，該設備被編程和定制為目標頻率。使用這種創(chuàng)新的方法，Si54x可以很容易地大規(guī)模定制，以滿足每個客戶的獨特要求。Si54x Ultra系列支持從200 kHz到1.5 GHz的任何頻率，使單個產品系列能夠輕松支持標準和定制頻率應用。第四代DSPLL采用業(yè)界領先的55納米CMOS技術設計，利用高度數字化的架構提供一流的頻率靈活性和抖動性能。DSPLL的鑒相器的輸入從模擬轉換為數字，使DSPLL完全在數字域工作。這種全數字化的方法有很多好處。首先，數字控制振蕩器(DCO)可以精確地以小于1 ppb的步長控制，以跟蹤參考時鐘和反饋時鐘之間的相位延遲。DCO增益小，使得電路比傳統的模擬鎖相環(huán)更不容易受到噪聲的影響。其次，DSPLL支持創(chuàng)新的相位誤差消除電路，該電路使用先進的數字信號處理來消除由于延遲，非線性和溫度影響而產生的鎖相環(huán)噪聲。這些架構特性確保了跨工藝、電壓和溫度的一致器件性能。因此，Skyworks的第四代DSPLL架構在整個工作范圍內提供超低抖動。石英晶振參數

DSPLL架構的優(yōu)勢

與傳統的雙振蕩器模擬級聯PLL架構相比，單振蕩器DSPLL架構提供了無與倫比的集成度和靈活性。雖然這兩種架構提供類似的功能，包括抖動衰減和時鐘倍增，但在PCB占地面積、功耗和性能方面存在顯著差異。為了進一步簡化設備評估，Skyworks提供了XO相位噪聲查找實用程序，可用于檢索Skyworks振蕩器在廣泛的流行頻率范圍內的>1000個測量相位噪聲圖。